Advertentie
In een LinkedIn-bericht wijst Igor Elkanovich van het Taiwanese ASIC-bedrijf GUC (Global Unichip Corporation) op de mogelijkheid om zogeheten IVR’s (Integrated Voltage Regulators) rechtstreeks in TSMC’s CoWoS-L-interposer te integreren. Dit moet de vermogensdichtheid van toekomstige chips aanzienlijk verhogen. Ondertussen verwijzen collega’s van ComputerBase naar een lezing van Intel-fellow Kaladhar Radhakrishnan op de ISSCC 2026, die in februari plaatsvindt. Zijn presentatie draagt de titel 'Integrated Voltage Regulator Solutions to Enable 5kW GPUs' en zal naar verwachting uitleggen hoe GPU’s in de toekomst van wel 5 kW moeten worden voorzien.
Een Integrated Voltage Regulator is een op de chip geïntegreerde schakeling die de voedingsspanning lokaal regelt en stabiliseert. Zo worden spanningsschommelingen opgevangen en blijft de bedrijfsspanning constant voor de verschillende delen van de processor. Dit verbetert de energie-efficiëntie, vermindert spanningsverliezen (IR-drop) en maakt hogere kloksnelheden mogelijk doordat de spanning nauwkeurig per kerngebied kan worden afgestemd. Intel past IVR’s nu al toe; met Foveros-B moeten IVR’s vanaf 2027 direct in het package kunnen worden geïntegreerd.
Met name AI-versnellers bereiken vandaag al een opgenomen vermogen van rond de 1.000 watt of meer. Komend jaar moet dat voor één package oplopen tot 2.000 watt of hoger. De uitdagingen liggen daarbij niet alleen in de koeling, maar ook in de stroomvoorziening zelf. Bij 1.000 watt en een bedrijfsspanning van 1 volt moet er 1.000 ampère door de interposer naar de chips worden geleid. Bij 2.000 watt is dat dus 2.000 ampère. De integratie van IVR’s in TSMC’s CoWoS-L-interposer was daarom een belangrijk onderwerp op het Open Innovation Platform Ecosystem Forum deze week. IVR’s kunnen gebaseerd zijn op MIM-transistoren (Metal-Insulator-Metal) of eDTC-transistoren (Embedded Deep Trench Capacitor) en moeten de stabiele stroomvoorziening van toekomstige chips garanderen. GUC’s IVR-ontwerp ondersteunt zowel de MIM- als de DTC-benadering.
DTC’s zijn verticaal opgebouwde halfgeleidercomponenten die worden gebruikt om de capaciteit te vergroten. Een voordeel van DTC’s ten opzichte van condensatoren op het package (bijvoorbeeld aan de achterkant) is dat ze vrij en zo dicht mogelijk bij de benodigde schakeling kunnen worden geplaatst—dus dicht bij de chip zelf. Daarnaast bieden DTC’s een hogere capaciteit per oppervlak dan andere oplossingen, zoals MIM-condensatoren. Een extra laag in de stroomvoorziening wordt gevormd door UHPMIM- (Ultra High Performance Metal-Insulator-Metal), SHDMIM- (Super High Performance Metal-Insulator-Metal) en SHDMIM-condensatoren (Super High Density Metal-Insulator-Metal), die kunnen worden geïntegreerd in het CoWoS-L-package en in de base- en top-die van een SoIC-stapel.
De plaatsing van eDTC’s is echter niet eenvoudig. Bovendien moeten ontwerpers zich houden aan diverse vastgelegde regels binnen het eDTC-ontwerp: zoals discharge-regels, plaatsingsregels, maximale stapelhoogte-regels, TSV-afstandseisen en meer. Substraten zijn inmiddels uitgegroeid tot een actieve component binnen het package-ontwerp.