Nieuws

Processors

Aankomende Intel Xeon 'Diamond Rapids' kijgt tot 192 P-cores en 500 W

Portret van de auteur


Aankomende Intel Xeon 'Diamond Rapids' kijgt tot 192 P-cores en 500 W
0

Advertentie

Intels volgende Xeon-generatie zal bestaan uit processors met pure efficiency-cores (Clearwater Forest) en processors met pure performance-cores (Diamond Rapids). Onlangs werd bekend dat Diamond Rapids snellere MRDIMM's zullen gebruiken. Verder is er nog weinig bekend over de volgende generatie grote Xeon-processors. De enige bekende details zijn het gebruik ervan op het Oak Stream-platform met LGA9324.

X (Twitter) Privacymelding

Op deze positie willen we je een Twitter-feed tonen. We vinden het belangrijk om je gegevens te beschermen. X wil voor het afspelen van een feed cookies op je computer plaatsen, waarmee je eventueel gevolgd kan worden. Wanneer je de feed toch wil bekijken, kun je op de feed klikken. De feed wordt daarna geladen en getoond.

Toon tweets vanaf nu direct

Tegelijkertijd weten we al dat Clearwater Forest en Diamond Rapids de belangrijkste afnemers zullen zijn van Intels eigen productie in Intel 18A. Panther Lake zal echter het eerste eindproduct zijn dat van deze productiefaciliteit gebruik zal maken. Nu onthulde details bevestigen ook dat de Oak Stream, net als zijn voorganger, de Birch Stream, uit twee series zal bestaan, die verschillen in het aantal cores en geheugenkanalen. De Oak Stream zal acht of zestien geheugenkanalen bieden. Bovendien is de overstap van PCI Express 5.0 naar 6.0 waarschijnlijk.

Zoals vermeld, zullen de rekentegels met de prestatiekernen worden geproduceerd in Intel 18A. De serie, vermoedelijk de Xeon 7900P genoemd, zal 48 kernen per rekentegel hebben, en in totaal 192 kernen met vier tegels. Momenteel heeft de Xeon 6900P maximaal 128 kernen. De TDP zal naar verwachting 500 W bedragen, wat al het geval is voor de Xeon 6900P en Xeon 6900E. Naast gebruik in single-socket servers zijn deze modellen ook bedoeld voor 2S- en 4S-systemen. 

Het productieproces van de I/O-tegels is onbekend. De I/O-tegels bevatten de geheugencontrollers en, in sommige gevallen, flexibele PCIe-, CXL- en UPI-blokken, waardoor er een verschillend aantal lanes beschikbaar is, afhankelijk van de serie en socketconfiguratie.

Het lek spreekt ook over een verhoogde efficiëntie van de AMX-units, die nu standaard TF32 en FP8 zouden moeten ondersteunen.

OntwerpSocketCoresTDP (Max)GeheugenkanalenPCIe / CXLUPI-koppelingen
Xeon 6700ESierra ForestLGA7529144 E-Cores350 W8x DDR5-6400884x UPI 2.0
Xeon 6700PGranite RapidsLGA752986 P-Cores350 W
8x DDR5-6400
8x MCR-8000
884x UPI 2.0
Xeon 6900ESierra ForestLGA7529288 E-Cores500 W12x DDR5-6400966x UPI 2.0
Xeon 6900PGranite RapidsLGA7529128 P-Cores500 W12x DDR5-6400
12x MCR-8800
966x UPI 2.0
Xeon 7900EClearwater ForestLGA9324288 E-Cores500 W16x DDR5/MRDIMM--
Xeon 7900PDiamond RapidsLGA9324192 P-Cores500 W16x DDR5/MRDIMM--

Intel heeft al enkele details onthuld over de structuur van Clearwater Forest: Clearwater Forest bestaat uit in totaal 12 compute tiles, elk naar verwachting met 24 cores. Vier van deze compute tiles zijn gerangschikt op een actieve basistegel, die ook een cache van onbekende grootte integreert. De verbinding tussen de compute tiles en de betreffende basistegel wordt tot stand gebracht via Foveros Direct 3D. Boven en onder elke compute tile cluster bevindt zich een I/O-tegel. Binnen het pakket zijn de I/O-tegels en het compute tile cluster met elkaar verbonden via EMIB. In totaal resulteert dit in een structuur van 17 actieve tegels: 12 compute tiles, 2 I/O-tegels en 3 basistegels.

Bronnen en meer links REACTIES (0)