Nieuws

Processors

Intel Core Ultra 400 ‘Nova Lake’ gelekt: tot 52 cores, DDR5-8000 en nieuw platform – Update

Portret van de auteur


Intel Core Ultra 400 ‘Nova Lake’ gelekt: tot 52 cores, DDR5-8000 en nieuw platform – Update
1

Origineel bericht 13.04.2026, 10:36 –

Advertentie

Er zijn nieuwe, uitgebreide details verschenen over de aankomende Core Ultra 400-serie van Intel, gebaseerd op de Nova Lake-architectuur. De informatie is afkomstig uit een recente leak van Videocardz en geeft een vrijwel compleet beeld van de desktopline-up, al blijft officiële bevestiging vooralsnog uit.

De nieuwe generatie zou een brede lineup omvatten met configuraties van 6 tot maar liefst 52 cores, waarbij de topmodellen gebruikmaken van een combinatie van 16 performance-cores, 32 efficiency-cores en 4 low-power cores. Daarmee zet Intel duidelijk in op extreme multi-core prestaties, met name voor zware workloads en high-end systemen.

Een belangrijk nieuw detail is dat Nova Lake niet alleen een nieuwe CPU-generatie is, maar ook een nieuw platform introduceert met forward socket compatibility. Dit betekent dat Intel mogelijk inzet op een socket die meerdere generaties moet ondersteunen, iets waar het bedrijf in het verleden minder consistent in was. Daarnaast zouden er nieuwe chipsets in ontwikkeling zijn, zoals Z990 en Z970, wat wijst op een bredere platformvernieuwing rond deze generatie.

Alle modellen binnen de Core Ultra 400-serie zouden standaard beschikken over een NPU van de zesde generatie (NPU6), die volgens eerdere informatie tot meer dan vijf keer sneller kan zijn dan de NPU in Arrow Lake. Daarmee lijkt Intel sterk in te zetten op AI-workloads en lokale AI-verwerking. Ook op geheugenvlak wordt een stap gezet: ondersteuning voor DDR5-8000 wordt genoemd als standaard voor de gehele lineup. Dit betekent een flinke sprong in bandbreedte ten opzichte van eerdere generaties en kan met name voordelen opleveren in data-intensieve toepassingen. 

De gelekte SKU-lijst laat zien dat Intel inzet op een zeer brede lineup, van instapmodellen met slechts 6 cores tot high-end chips met dual-tile ontwerpen en tientallen cores. Daarbij wordt gesproken over zowel single-tile als dual-tile configuraties, afhankelijk van het segment. Daarnaast werkt Intel niet alleen aan desktopvarianten (Nova Lake-S), maar ook aan mobiele chips (U, H, HX en zelfs AX), wat wijst op een volledige generatievernieuwing over alle segmenten.

MerknaamCoresConfiguratieCodeCpu-chipletsTDP
Onbekend52(8+16)+(8+16)+4P3DXDual-Tile bLLC175 W
Onbekend44(8+12)+(8+12)+4P2DXDual-Tile bLLC175 W
Core Ultra 9288+16+4P2DSingle-Tile bLLC125 W
Core Ultra 9288+16+4P2KSingle-Tile125/65 W
Core Ultra 9226+12+4P2Single-Tile bLLC65 w
Core Ultra 7248+12+4P1DSingle-Tile bLLC125 W
Core Ultra 7248+12+4P1KSingle-Tile125/65 W
Core Ultra 7164+8+4P1Single-Tile65/35 W
Core Ultra 5226+12+4MS2K / MS2KFSingle-Tile125/65 W
Core Ultra 5124+4+4MS2Single-Tile65/35 W
Core Ultra 584+0+4MS1Single-Tile65/35 W
Core Ultra 362+0+4T1Single-Tile65/35 W

Een opvallend onderdeel van Nova Lake is de introductie van een grote gedeelde cachelaag, aangeduid als bLLC (big Last Level Cache). Deze zou bij sommige modellen tot 144 MB bedragen en is duidelijk bedoeld als tegenhanger van AMD’s 3D V-Cache-technologie. In tegenstelling tot AMD’s verticale cache-oplossing lijkt Intel te kiezen voor een gedeelde cache tussen compute-tiles, wat vooral moet helpen bij multi-core workloads en schaalbaarheid.

Hoewel Intel Nova Lake officieel nog niet heeft aangekondigd, wijzen meerdere bronnen op een introductie eind 2026 of mogelijk in 2027.

Update 13.04.2026, 23:15 -

De doorgaans goed geïnformeerde Intel-leaker Jaykihn heeft een correctie gepost voor de gedeelde specs. Zo zouden de chips met codenamen P2, P1D en P2D gebaseerd zijn op een enkele compute-tile in plaats van twee. De bovenstaande tabel is aangepast op basis van deze correctie en aangevuld met de code van elke specifieke sku. 

Jaykihn voegt ook toe dat er geen Nova Lake-processors op de planning staan die twee chiplets zonder bLLC combineren. Volgens de Twitteraar is deze extra cache broodnodig om de vele cores van zo'n configuratie van voldoende bandbreedte te kunnen voorzien.