Advertentie
De Franse processorontwikkelaar SiPearl werkt aan de Rhea2, een serverprocessor met 128 actieve Arm-kernen, ondersteuning voor snel DDR5-geheugen en PCIe 6.0. De chip is bedoeld voor Europese supercomputers en andere systemen die veel rekenkracht nodig hebben. De technische basis is het M100-ontwerp, dat SiPearl samen met Alcor Micro en Egis ontwikkelt. De eerste exemplaren voor testdoeleinden worden eind 2027 verwacht, waarna de complete chip in 2028 moet volgen.
Het M100-ontwerp bestaat uit twee afzonderlijke rekendelen, zogeheten chiplets, met elk 70 processorkernen. Daarmee komt het totaal op 140 kernen. De uiteindelijke Rhea2 krijgt naar verwachting 128 actieve kernen, omdat twaalf kernen worden uitgeschakeld. Dat is een gebruikelijke aanpak bij grote processors: door extra kernen op de chip te plaatsen, kunnen exemplaren met enkele defecte kernen alsnog worden gebruikt. Het uitschakelen van kernen kan bovendien helpen om verschillende productvarianten uit hetzelfde ontwerp te maken.
De processor is gebaseerd op Arm Neoverse V3, een architectuur die is gericht op servers en datacenters. In tegenstelling tot veel moderne desktopprocessors is het ontwerp niet primair bedoeld voor gaming of algemeen thuisgebruik, maar voor zware rekentaken, wetenschappelijke simulaties en toepassingen waarbij veel gegevens tegelijk moeten worden verwerkt. De Rhea2 moet onder meer worden ingezet in het Franse exascale-supercomputerproject Alice Recoque. Exascale verwijst naar systemen die meer dan een triljoen berekeningen per seconde kunnen uitvoeren.
Voor het geheugen ondersteunt de processor DDR5-12800 in de vorm van MRDIMM-modules. MRDIMM staat voor Multiplexed Rank DIMM. Dit type geheugenmodule combineert gegevensstromen om een hogere overdrachtssnelheid te bereiken dan bij conventionele servergeheugenmodules. De genoemde snelheid van 12.800 MT/s staat voor maximaal 12.800 miljoen gegevensoverdrachten per seconde. Hoeveel geheugenslots en geheugenkanalen de Rhea2 krijgt, is nog niet bekendgemaakt.
Ook de aansluitmogelijkheden zijn gericht op systemen met hoge bandbreedte. De processor ondersteunt PCIe 6.0, een interface waarmee onder meer snelle SSD's, netwerkkaarten en andere uitbreidingskaarten met de processor communiceren. PCIe 6.0 verdubbelt de theoretische overdrachtssnelheid per verbinding ten opzichte van PCIe 5.0. Daarnaast wordt CXL 2.0 ondersteund. CXL, of Compute Express Link, is een verbindingstechnologie die processors en andere onderdelen efficiënter toegang kan geven tot geheugen en gedeelde bronnen. Het exacte aantal PCIe-lanes en de uiteindelijke CXL-mogelijkheden zijn nog niet bekend.
De twee chiplets worden onderling verbonden via UCIe 2.0. Dat is een standaard voor communicatie tussen afzonderlijke chipdelen binnen één processorbehuizing. Door meerdere chiplets te combineren, kunnen fabrikanten verschillende onderdelen afzonderlijk ontwerpen en vervolgens samenvoegen tot één grotere processor. De productie van het silicium staat gepland bij TSMC, dat daarvoor zijn N3P-proces gebruikt. Dat is een geavanceerd productieproces op basis van een 3nm-klasse technologie. Hoewel de processor door een Europese onderneming wordt ontworpen voor Europese toepassingen, vindt de productie dus niet volledig in Europa plaats.
Het M100-ontwerp vormt de basis voor zowel de Rhea2 als de Mobius100. De Mobius100 is de technische uitvoering met 140 kernen, terwijl de Rhea2 voor de Europese markt naar verwachting twaalf kernen uitschakelt en zo op 128 actieve kernen uitkomt. Die aanpak maakt het mogelijk om dezelfde basisarchitectuur voor verschillende producten te gebruiken. De ontwikkeling gebeurt door SiPearl in samenwerking met Alcor Micro en Egis, met gebruik van Arm-technologie.
De eerste samples van het M100 moeten eind 2027 beschikbaar komen. Het complete chipontwerp wordt vanaf de tweede helft van 2028 verwacht; de Rhea2 moet kort daarna volgen. De planning is ambitieus, zeker omdat de eerste generatie Rhea aanzienlijke vertraging heeft opgelopen. De oorspronkelijke Rhea-processor wordt inmiddels ingezet in het Duitse supercomputerproject Jupiter. Of de Rhea2 volgens planning beschikbaar komt, moet de komende jaren blijken.
