Advertentie
Chinese chipfabrikanten slagen erin om steeds geavanceerdere processors te maken zonder toegang tot EUV-lithografie. Met oudere DUV-machines en complexe multiple-patterningtechnieken kan onder meer SMIC inmiddels chips produceren die qua dichtheid richting moderne 5nm-processen gaan. De keerzijde is dat de productie duurder, trager en foutgevoeliger wordt naarmate de structuren kleiner worden.
China heeft door exportbeperkingen geen toegang tot de EUV-systemen van ASML die TSMC, Samsung en Intel gebruiken voor hun modernste productieprocessen. Chinese fabrikanten zijn daardoor sterk afhankelijk van immersion-DUV-machines met een golflengte van 193nm.
Die apparatuur werd oorspronkelijk niet ontworpen voor de allerkleinste moderne transistorstructuren. Door een chiplaag echter niet in één keer, maar via meerdere afzonderlijke patronen en belichtingen op te bouwen, kan DUV veel verder worden opgerekt dan enkele jaren geleden werd aangenomen.
Meer belichtingen betekent hogere kosten
Bij multiple patterning wordt een complexe chiplaag opgesplitst in meerdere eenvoudigere patronen. Die worden afzonderlijk belicht, uitgelijnd en geëtst.
Volgens lithografie-expert Chris Mack van Fractilia ligt een belangrijk economisch omslagpunt rond drie tot vier DUV-belichtingen. Drie belichtingen met 193nm-immersionapparatuur zouden qua kosten ongeveer vergelijkbaar kunnen zijn met één EUV-belichting. Zodra vier afzonderlijke maskers nodig zijn om één EUV-masker te vervangen, wordt EUV volgens hem doorgaans goedkoper.
Daarbij gaat het niet alleen om de kosten van de lithografiemachine. Iedere extra stap vereist een afzonderlijk masker, aanvullende verwerking en nauwkeurige uitlijning met alle eerder aangebrachte lagen.
Dat verlengt de productietijd per wafer en verlaagt de hoeveelheid chips die een fabriek in dezelfde periode kan produceren.
Meer kansen op productiefouten
Multiple patterning maakt de productie wel gevoeliger voor fouten. Iedere nieuwe belichting moet vrijwel perfect aansluiten op de patronen die al op de wafer staan. Kleine afwijkingen kunnen ervoor zorgen dat een transistor of verbinding niet correct wordt gevormd. Hoe meer belichtings- en etsprocessen nodig zijn, hoe groter de kans dat zulke variaties zich opstapelen.
Chipontwerpers kunnen extra ruimte tussen structuren laten om die risico's te beperken. Dat maakt een ontwerp echter groter waardoor er minder processors uit één wafer kunnen worden gesneden. Als tegelijkertijd de yield lager ligt, daalt het aantal verkoopbare chips per wafer nog verder.
Daardoor kan een technisch werkend DUV-proces economisch aanzienlijk minder aantrekkelijk zijn dan een vergelijkbaar EUV-proces.
SMIC komt met DUV steeds verder
Dat de aanpak wel degelijk werkt, blijkt uit de ontwikkeling van SMIC.
De Chinese chipfabrikant produceerde Huawei's Kirin 9000S al op een tweede generatie 7nm-klasse proces zonder EUV. Recentere chips laten zien dat het bedrijf de techniek verder heeft opgeschaald.
Een analyse van SemiAnalysis van SMIC's N+3-proces kwam uit op een geschatte transistordichtheid van 113,4 miljoen transistoren per vierkante millimeter. Dat is iets hoger dan de circa 107,7 miljoen transistoren per mm² van TSMC's N6-proces.
Die winst komt niet alleen uit lithografie. SMIC gebruikt ook verschillende ontwerptechnieken om meer transistoren op hetzelfde oppervlak te plaatsen, waaronder kleinere standaardcellen, contact-over-active-gate en single diffusion breaks.
Dat onderstreept waarom termen als 5nm of 7nm tegenwoordig beperkt bruikbaar zijn voor directe vergelijkingen. Het nodegetal zegt niet automatisch hoeveel transistoren een chip bevat of hoe efficiënt het proces is.
ASML hoofdkantoor in Veldhoven. Autoriteit op gebied van EUV-machines
3nm zonder EUV is technisch denkbaar
Chinese onderzoekers hebben inmiddels ook werkende gate-all-aroundtransistors geproduceerd met DUV die bedoeld zijn voor toekomstige 3nm-klasse processen.
Het Institute of Microelectronics van de Chinese Academy of Sciences demonstreerde onlangs gestapelde nanosheettransistors zonder EUV. Dat bewijst dat zulke transistorstructuren technisch met DUV kunnen worden gemaakt. Het betekent echter nog niet dat China een volledig commercieel 3nm-proces heeft.
Voor massaproductie moet niet alleen de transistor zelf werken. Ook metalen verbindingen, SRAM, rendement, betrouwbaarheid, procescontrole en honderden andere productiestappen moeten op grote schaal beheersbaar zijn.
Juist daar wordt het ontbreken van EUV steeds problematischer.
Volgens Mack is het moeilijk voorstelbaar dat een volwaardig 3nm- of 2nm-proces zonder EUV economisch rendabel kan worden. Technisch kunnen fabrikanten DUV nog verder oprekken, maar dan moeten ze grotere dies, lagere yields of langere productietijden accepteren.
Geheugen laat zien hoe ver DUV kan gaan
DRAM-fabrikant Micron is een interessant voorbeeld van hoe ver oudere lithografie kan worden doorgeduwd.
Micron produceerde zijn 1-alpha-generatie DRAM volledig zonder EUV en kon daarmee concurreren met Samsung en SK hynix, die toen al EUV gebruikten. Geheugen is daarvoor wel beter geschikt dan cpu's en gpu's, omdat de structuren veel regelmatiger en repetitiever zijn.
Ook Micron is inmiddels overgestapt op EUV. De nieuwere 1-gamma-generatie gebruikt EUV-lithografie en biedt volgens het bedrijf meer dan 30 procent hogere bitdichtheid per wafer dan 1-beta. Micron claimt daarnaast hogere snelheden en een lager energieverbruik.
Dat illustreert waarom zelfs fabrikanten die DUV uitzonderlijk ver konden oprekken uiteindelijk toch voor EUV kiezen.
China kan achterstand deels compenseren met capaciteit
China heeft de afgelopen jaren grote aantallen immersion-DUV-systemen geïmporteerd en bouwt tegelijkertijd veel nieuwe fabcapaciteit. Een recente schatting van het Centre for Technology & Statecraft stelt dat Chinese chipmakers sinds 2012 honderden immersion-DUV-machines van ASML hebben aangeschaft.
Door de vergrote productiecapaciteit wordt een deel van het efficiëntienadeel gecompenseerd. Een fabriek met lagere opbrengst per wafer kan uiteindelijk nog altijd grote aantallen chips produceren wanneer er voldoende wafers doorheen worden verwerkt.
Exportrestricties vertragen vooral de economie van geavanceerde chips
De situatie laat zien dat ondankds de exportbeperkingen rond EUV China niet helemaal tegen een technologische grens botst.
Chinese bedrijven kunnen met DUV, geavanceerde ontwerpen en voldoende kapitaal veel verder komen dan eerder werd verwacht. Het probleem verschuift daardoor van de vraag of een chip überhaupt kan worden geproduceerd naar de vraag hoeveel die chip uiteindelijk kost.
Naarmate Chinese fabrikanten kleinere nodes proberen te bereiken, zijn steeds meer maskers, processtappen en ontwerpcompromissen nodig. Daardoor neemt de economische achterstand toe, zelfs als de uiteindelijke processor technisch dicht bij een modern westers ontwerp komt.
EUV blijft daarmee vooral een productiviteitsvoordeel: minder processtappen, betere yields en meer chips per wafer. Zonder die technologie kan China geavanceerde halfgeleiders blijven ontwikkelen, maar iedere volgende generatie wordt aanzienlijk duurder om concurrerend op grote schaal te produceren.
