Advertentie
Naast de algemene planning voor de Foundry-afdeling meer details over Intel 18A-P, Intel 18A-PT en de eerste informatie over Intel 14A te hebben gedeeld, vormt (geavanceerde) packaging de tweede steunpilaar voor Intel Foundry. Tijdens de Direct Connect-conferentie onthulde het bedrijf een nieuwe EMIB- en twee nieuwe Foveros-packagingtechnieken aangekondigd. De fabrikant herhaalt al enige tijd dat het ook packaging als een belangrijke productgroep van de Foundry-tak beschouwt. In dit opzicht moeten productie en geavanceerde packaging hand in hand gaan.
EMIB-T voor HBM4
Als een soort siliciumbrug is EMIB een belangrijk onderdeel van Intels chipletstrategie. EMIB wordt voornamelijk gebruikt in Xeon-processoren, waar verschillende compute-tiles en ook hbm-geheugen met elkaar verbonden zijn. EMIB-T is een speciale variant die wordt aangevuld met Through Silicon Vias (TSV's). Met EMIB-T heeft Intel het specifiek over de verbinding van hbm4- en UCIe-chips. Bij een huidige EMIB-brug kunnen de signaalintegriteit en spanningsdalingen tot problemen leiden. EMIB-T bevat MIM-condensatoren en kan hierdoor deze spanningsverliezen compenseren.
EMIB zal de komende jaren steeds belangrijker worden - en niet alleen in de EMIB-T variant. EMIB heeft momenteel een bump pitch van 45 µm en een dichtheid van 772 bumps per vierkante millimeter. EMIB-T moet deze bump pitch echter kunnen verkleinen tot minder dan 45 µm, waardoor ook de dichtheid toeneemt. Het vereiste stroomverbruik van 0,25 pJ/bit zal aanvankelijk echter weinig veranderen met EMIB.
Vanaf 2026 zouden packages met EMIB acht keer zo groot moeten kunnen worden. Intel noemt een formaat van 120 x 120 millimeter. Samen met het overeenkomstige aantal rekenchips kunnen tot twaalf hbm-chips via meer dan 20 EMIB's met elkaar verbonden worden.
Twee jaar later zal EMIB in staat zijn om packages mogelijk te maken met meer dan twaalf keer de grootte van de reticle size. Het hele pakket kan dan 120 x 180 mm groot zijn en meer dan 24 HBM-chips en theoretisch acht compute-tiles bevatten. Er kunnen dan meer dan 38 EMIB's in het substraat zitten. De plannen van Intel op dit gebied zijn vergelijkbaar met die van TSMC, waar CoWoS de komende jaren ook zulke enorme chips moet mogelijk maken.
Foveros-R en Foveros-B
Dit is waar Foveros-R en Foveros-B aan te pas komt - Foveros is met zijn huidige variant Foveros-S, met bump pitch van minder dan 25 µm, een dichtheid van 1.600 bumps/mm² en een overdrachtsefficiëntie van 0,15 pJ/bit, bijzonder interessant voor toepassingen waar efficiëntie en de dichtheid van de package belangrijk zijn. De chipletversies van de Core-processors vanaf Meteor Lake zijn hier de meest prominente voorbeelden van.
Foveros-R is bedoeld om chips tegen lagere kosten met elkaar te verbinden. Intel gebruikt hiervoor onder andere een RDL-interposer. Dat is een tussenliggende drager die gebruik maakt van zogenaamde redistributielagen (RDL's) om de elektrische verbindingen tussen de chips tot stand te brengen. De RDL-interposer maakt een hoge I/O-dichtheid en compacte signaalroutering mogelijk, vooral bij het gebruik van geavanceerde chiplets of 2,5D-packagingtechnieken. De massaproductie van Foveros-R staat gepland voor 2027.
Foveros-B, aan de andere kant, maakt gebruik van een soort brug - net als bij EMIB. In de lagen kunnen echter ook spanningsvoerende componenten of MIM's voor spanningsstabilisatie worden ingebouwd. Foveros-B is een complexer proces, maar zou tegelijkertijd geavanceerde packages mogelijk moeten maken. Het is eveneens de bedoeling dat Foveros-B vanaf 2027 in massaproductie gaat.